近期，中国科学技术大学潘建伟院士团队成功研制了“祖冲之三号”超导量子计算机原型机，再次刷新了量子计算优越性记录。
该设备由 105 个量子比特组成，并实现了极高的操作保真度：单量子比特门保真度达 99.90%，双量子比特门保真度为 99.62%，读出保真度达 99.18%。
在实验中，研究人员在“祖冲之三号”上完成了 83 量子比特、32 周期的随机电路采样任务，仅用几百秒就生成了 100 万个样本。
（来源：Physical Review Letters）
这一成果极大地突破了当前量子硬件的能力极限。据估计，即便在最强大的经典超级计算机 Frontier 上，完成相同任务大约需要 6.4×109 年。
此前，谷歌的“悬铃木”处理器在 32 个周期内实现了 67 个量子比特（SYC-67），以及在 24 个周期内实现了 70 个量子比特（SYC-70），并保持着最大规模随机量子电路的记录。
此次“祖冲之三号”打破了这一记录，使得经典模拟的成本比谷歌的 SYC-67 和 SYC-70 实验高出六个数量级，从而为量子计算优势确立了新的基准。该研究不仅推动了量子计算领域的发展，还为量子处理器在解决复杂现实问题中发挥关键作用开辟了新的道路。
近日，相关论文发表在Physical Review Letters，题目为《以基于 105 量子比特的“祖冲之三号”处理器建立量子计算优势新基准》（Establishing a New Benchmark in Quantum Computational Advantage with 105-qubit Zuchongzhi 3.0 Processor）[1]。
图丨相关论文（来源：Physical Review Letters）
“祖冲之三号”量子处理器是其前身“祖冲之二号”的重大升级，无论是在量子比特的数量还是质量上都具有显著提升。它容纳了 105 个 Transmon 量子比特，并以 15 行 7 列的布局排列组成二维矩形晶格。
研究人员从处理器中选择了最多 83 个量子比特进行实验，展示了其在量子计算领域的强大性能。
“祖冲之三号”最重要的进步之一是相干时间的增强，这得益于一系列关键策略的实施。
第一，优化了量子比特的电路参数，包括电容和约瑟夫森电感，以降低对电荷和通量噪声的敏感性。
第二，基于调整量子比特电容器垫的形状来优化电场分布，尽最大可能地减少表面介电损耗。
第三，布线中的衰减器配置得到了升级，有效减轻了室温电子设备的噪声，从而显著缩短了退相干时间。
最后，更新了芯片制造工艺，通过光刻技术在顶部蓝宝石衬底上定义钽制基础组件，在底部蓝宝石衬底上定义铝制组件，再利用铟凸块倒装芯片技术将二者结合。
该方案在减轻界面处的污染的同时，还将量子比特的弛豫时间提升到 72µs，去相时间提高到 58µs。
在门操作性能方面，单量子比特门与类 iSwap 门的校准过程延续了此前“祖冲之二号”的方法。得益于相干时间的提升，当同时应用所有门时，单量子比特门（e1）和类 iSwap 门（e2）的平均泡利误差分别降低至 0.10% 和 0.38%。
（来源：Physical Review Letters）
读取性能是“祖冲之三号”的另一项重大进步。该课题组将量子比特和读出谐振器之间的耦合强度提高到约 130MHz，并将读出谐振器的线宽调整到 10MHz 左右，旨在实现高保真度的快速读出。但不可忽视的是，弛豫时间会随着耦合强度和线宽的增大而缩短。
为解决这一问题，研究人员通过优化带通滤波器的设计，保护色散量子比特免受珀塞尔效应的干扰（注：珀塞尔效应，指的是量子发射体的自发辐射特性会受到周围环境的影响）。
为减少热噪声对状态准备的影响，缩短每次采样的持续时间，该团队在每次采样任务开始前会进行三轮测量，并通过单量子比特门将量子比特恢复到 |0⟩ 状态。结果显示，一系列优化后，83 个量子比特的平均读出误差减少到 0.82%。
在初始校准之后，该课题组继续进行随机量子电路采样，以评估量子处理器的整体性能。为进一步扩大量子计算与经典模拟之间的性能差距，在设计随机量子电路时，研究人员采用了领域内的已有方法。
值得注意的是，每层两量子比特门中的两量子比特类 iSwap 门都按照特定的 A、B、C 和 D 模式排列，并在每个周期中按照 ABCD-CDAB 的顺序执行，这种独特的设计有助于优化电路性能。
（来源：Physical Review Letters）
在实验中，研究人员成功实现了 83 个量子比特、12 到 32 个周期的随机电路采样。对于具有 83 个量子比特和 32 个周期的最大全电路，研究人员总共收集了大约 4.1×10⁸ 个比特串。
为了评估电路的保真度，研究人员还从 4-patch 中收集了相应的比特串，其实验保真度为 0.030%，而理论估计的保真度为 0.033%。
二者的高度一致性结果表明，即使在量子比特规模较大且电路深度较高的情况下，采用离散误差模型来估计保真度仍然具有高度可靠性。基于此，研究人员估计具有 83 个量子比特和 32 个周期的整个电路的保真度为 0.025%。
张量网络算法是目前用于模拟随机量子电路的前沿经典算法。为了进一步量化量子计算的优越性，研究人员采用这种方法对具有 80 个量子比特和 32 个周期的最复杂电路的经典计算成本进行了评估。
在考虑到内存限制的情况下，研究人员采用了最先进的方法研究了以下两种情况：
第一种情况是将内存限制在 9.2PB，这与当前最强大的超级计算机 Frontier 的内存容量相当。
基于该条件，使用经典计算机从 83 量子比特、32 周期的随机电路生成 100 万个保真度为 0.025% 的不相关比特串，所需的浮点运算（FLOP，Floating Point Operations Per Second）估计数量为 8.4×1033。
相比之下，谷歌最新的量子计算优势实验 SYC-67 的经典模拟复杂度估计为 4.7×1027，用于以与实验匹配的保真度复制相同数量的比特串。这意味着，模拟“祖冲之三号”最具挑战性的随机量子电路的经典成本比 SYC-67 高出六个数量级。
综上所述，“祖冲之三号”不仅在量子比特数量上取得了突破，还显著提高了量子操控的精度，这种双重进步是扩展量子计算能力的关键。
基于这一强大的平台，研究人员成功执行了比谷歌之前实现的更大规模的随机电路采样，进一步拉大了经典计算与量子计算之间的计算能力差距。这一成果不仅是量子硬件进步的有力证明，也为量子计算在优化算法、机器学习模型及药物研发等前沿领域的实际应用奠定了坚实的基础。
参考资料：
1.Gao,D. et al. Establishing a New Benchmark in Quantum Computational Advantage with 105-qubit Zuchongzhi3.0 Processor.Physical Review Letters134, 090601(2025). https://doi.org/10.1103/PhysRevLett.134.090601
运营/排版：何晨龙
